تحلیل و طراحی مدارهای منطقی و سیستم‌های دیجیتال: نمایش مکمل دو - نکته رسمی

نمایش مکمل دو

1. نمایش مکمل دو (Two's Complement) روشی استاندارد برای نمایش اعداد صحیح علامت دار در سیستم های دیجیتال است که امکان انجام عملیات حسابی نظیر جمع و تفریق را با استفاده از مدار های یکسان برای اعداد مثبت و منفی تسهیل می بخشد.
2. در نمایش مکمل دو، برای تبدیل یک عدد مثبت به نمایش مکمل دو متناظر با تعداد بیت مشخص، کافی است آن عدد را به صورت باینری نمایش داد. برای اعداد منفی، ابتدا نمایش باینری قدر مطلق عدد به دست آمده، سپس بیت های آن معکوس شده (نمایش مکمل یک) و در نهایت عدد ۱ به آن اضافه می شود.
3. محدوده اعداد قابل نمایش با n بیت در نمایش مکمل دو از -(2{n-1}) تا (2{n-1} - 1) است. این دامنه نامتقارن است و تعداد اعداد منفی یک واحد بیشتر از اعداد مثبت است.
4. بیت پرارزش (Most Significant Bit - MSB) در نمایش مکمل دو به عنوان بیت علامت عمل می کند؛ مقدار صفر نشان دهنده عدد مثبت یا صفر و مقدار یک نشان دهنده عدد منفی است.
5. عملیات تفریق دو عدد در نمایش مکمل دو با جمع کردن عدد اول با مکمل دو عدد دوم انجام می شود. این روش پیچیدگی مدار های تفریق کننده را به شدت کاهش می دهد، زیرا نیازی به مدار تفریق کننده مستقل نیست.
6. مقدار صفر در نمایش مکمل دو به طور منحصر به فرد با رشته ای از بیت های صفر نمایش داده می شود. این برخلاف نمایش علامت و اندازه (Sign-Magnitude) است که دو نمایش برای صفر دارد (مثبت صفر و منفی صفر).
7. نمایش مکمل دو از سرریز (Overflow) در عملیات حسابی پشتیبانی می کند. سرریز زمانی رخ می دهد که نتیجه یک عملیات از دامنه قابل نمایش با تعداد بیت های مشخص خارج شود. تشخیص سرریز در جمع و تفریق نیازمند بررسی بیت های علامت و بیت های منتقل شده است.
8. تبدیل یک عدد از نمایش مکمل دو به نمایش دهدهی (Decimal) با در نظر گرفتن وزن هر بیت انجام می شود، به طوری که بیت پرارزش (بیت علامت) وزنی منفی برابر با -(2{n-1}) و سایر بیت ها وزن های مثبت استاندارد خود را دارند.
9. در جمع دو عدد در نمایش مکمل دو، اگر بیت های علامت دو عملوند یکسان باشند و بیت علامت نتیجه متفاوت باشد، سرریز رخ داده است. هم چنین، اگر بیت های علامت دو عملوند متفاوت باشند و بیت علامت نتیجه با بیت منتقل شده به بیت علامت یکسان باشد، سرریز رخ نداده است.
10. نمایش مکمل دو از نظر پیاده سازی سخت افزاری کارآمد است، زیرا مدار جمع کننده (Adder) می تواند برای هر دو عمل جمع اعداد مثبت و منفی به طور یکسان استفاده شود، که منجر به کاهش تعداد گیت های منطقی و پیچیدگی کلی مدار می شود.