مقاله SHIA: معماری رابط مستقیم SysML-سخت‌افزار برای اعتبارسنجی مدل‌محور

مهندسی سیستم‌های مبتنی بر مدل (MBSE) به طور گسترده‌ای به عنوان ستون فقرات مهندسی دیجیتال در نظر گرفته می‌شود و زبان‌هایی مانند زبان مدل‌سازی سیستم‌ها (SysML) ابزارهایی را برای ثبت ساختار، رفتار و اهداف اعتبارسنجی سیستم فراهم می‌کنند. با این حال، هنگامی که اعتبارسنجی به سخت‌افزار منتقل می‌شود، مدل سیستم معمولاً رها می‌شود. محیط‌های شبیه‌سازی خاص دامنه، تبدیل مدل‌ها و ادغام ابزارهای سفارشی جایگزین می‌شوند و مدلی که به عنوان مرجع معتبر شروع شده بود، از پیاده‌سازی که قرار بود آن را هدایت کند، خارج می‌شود. این مقاله معماری رابط سخت‌افزار SysML (SHIA) را معرفی می‌کند که مدل SysML قابل اجرا را مستقیماً در حلقه اعتبارسنجی نگه می‌دارد و بدون زنجیره‌های تبدیل میانی، پلتفرم‌های شبیه‌سازی مشترک یا پلاگین‌های واسطه‌گری شده، پیام‌هایی را با سخت‌افزار فیزیکی مبادله می‌کند. SHIA از طریق یک سرور جانبی SysML که به زبان C++ تعبیه شده در IBM Rhapsody نوشته شده است و یک سرور جانبی سخت‌افزار که بر روی Raspberry Pi اجرا می‌شود، تحقق می‌یابد و با هم یک پیوند دوطرفه بین مدل دیجیتال و سیستم فیزیکی ایجاد می‌کنند. یک مطالعه موردی گیت منطقی، این رویکرد را به صورت سرتاسری نشان می‌دهد، از ساخت مدل سخت‌افزار و مونتاژ نمونه اولیه گرفته تا طراحی مهار تست، کنترل نمودار حالت رفتاری و اعتبارسنجی مرحله‌ای هر جزء قبل از ادغام. سیستم یکپارچه پیام‌ها را به درستی در هر دو جهت مبادله کرد و مقایسه نقشه کارنو بین خروجی‌های تولید شده توسط SysML و خروجی‌های تولید شده توسط سخت‌افزار، عدم اختلاف صفر را نشان داد. نتیجه نشان می‌دهد که SysML، هنگامی که با یک رابط مناسب جفت شود، نیازی به باقی ماندن به عنوان یک توصیف ایستا که ابزارهای پایین‌دستی را آگاه می‌کند، ندارد؛ بلکه می‌تواند به عنوان لایه قابل اجرای عمل کند که از طریق آن رفتار سخت‌افزار تحریک، مشاهده و اعتبارسنجی می‌شود. این کار مسیری را برای اعتبارسنجی تحت هدایت مدل و یک رشته دیجیتال کوتاه‌تر بین معماری سیستم و سخت‌افزاری که آن را تحقق می‌بخشد، نشان می‌دهد.

Model-Based Systems Engineering (MBSE) is widely treated as the backbone of digital engineering, with languages such as the Systems Modeling Language (SysML) providing the means to capture system structure, behaviour, and verification intent. Yet once verification moves to hardware, the system model is routinely left behind. Domain-specific simulation environments, model transformations, and bespoke tool integrations take over, and the model that began as the authoritative reference drifts out of sync with the implementation it was meant to govern. This paper introduces the SysML Hardware Interface Architecture (SHIA), which keeps an executable SysML model directly inside the verification loop, exchanging messages with physical hardware without intermediate transformation chains, co-simulation platforms, or broker-mediated plugins. SHIA is realised through a SysML side server, written in embedded C++ within IBM Rhapsody, and a hardware side server running on a Raspberry Pi, together establishing a bidirectional link between the digital model and the physical system. A logic gate case study demonstrates the approach end-to-end, from hardware model construction and prototype assembly to test harness design, behavioural statechart control, and staged verification of each component before integration. The integrated system exchanged messages correctly in both directions, and Karnaugh map comparison between the SysML-generated and hardware-generated outputs showed zero discrepancy. The result shows that, when paired with a suitable interface, SysML need not remain a static description that informs downstream tools; it can serve as the executable layer through which hardware behaviour is stimulated, observed, and verified. The work demonstrates a route to model-governed verification and a shorter digital thread between system architecture and the hardware that realises it.